2025年3月3日凌晨，国际顶级学术期刊《科学》在线发表了一项足以改写计算技术发展史的重大成果：北京大学集成电路学院教授杨玉超团队联合中国科学院上海微系统与信息技术研究所研究员宋志棠团队，成功研制出全球首款基于相变忆阻器的神经动力学系统芯片。这一成果首次将神经动力学复杂运算的单步时延压缩至2.12毫秒，在脑皮层重建等任务中较目前先进图形处理器（GPU）提速达50至478倍，一举突破了制约神经动力学长达半个世纪的实时计算瓶颈。
半个世纪的困境：神经动力学的“实时计算之痛”
神经动力学是一门研究神经网络动态行为规律的科学，其核心任务是通过数学模型模拟大脑神经元之间的电信号传递与信息处理过程。这一领域对于脑机接口、类脑智能、神经疾病诊疗等前沿技术具有不可替代的基础性支撑作用。
然而，长期以来，神经动力学计算一直面临着“实时性”这一无法逾越的障碍。传统计算机基于冯·诺依曼架构，计算单元与存储单元分离，数据需要在二者之间频繁搬运。对于神经动力学所需的复杂矩阵运算和微分方程求解，这种架构的“存储墙”效应导致计算速度严重受限。即使是当前最先进的图形处理器（GPU），在处理大规模神经网络模拟时，也常常需要数秒甚至数十秒才能完成单步计算。对于脑机接口等需要毫秒级响应的应用场景，这样的速度显然无法满足实时交互的需求。
“神经动力学的实时计算瓶颈，就像一堵无形的墙，将实验室的理论研究与实际应用隔离开来。”杨玉超教授在接受采访时表示，“我们的目标就是打破这堵墙。”
相变忆阻器：实现“存算一体”的颠覆性突破
此次突破的关键，在于团队创造性地将相变忆阻器引入神经动力学芯片的设计之中。忆阻器是一种新型电子器件，其电阻值随施加电压的历史而变化，这一特性与生物神经突触的可塑性高度相似。相变忆阻器则利用硫系化合物在晶态与非晶态之间可逆切换时电阻发生巨大变化的特性，实现信息存储与计算的一体化。
基于相变忆阻器的神经动力学芯片，将传统冯·诺依曼架构中分离的存储与计算单元融为一体，从根本上消除了“存储墙”带来的速度损耗。在芯片内部，信息处理不再需要反复搬运，而是由忆阻器阵列直接在存储位置完成矩阵运算。据研究团队介绍，这种“存算一体”架构使芯片的能效比达到了传统GPU的数百倍，单步计算时延被压缩至2.12毫秒——这一数字意味着，神经动力学计算首次具备了与生物神经系统相媲美的实时响应能力。
杨玉超团队与宋志棠团队的合作，充分发挥了北京大学在忆阻器器件设计与集成电路工艺方面的优势，以及中科院上海微系统所在相变材料研发方面的深厚积累。双方经过多年联合攻关，相继解决了相变忆阻器的稳定性、一致性、集成度等关键难题，最终实现了这一颠覆性突破。
从实验到应用：进军脑机接口与类脑智能
此次研发的神经动力学芯片在标准测试中展现了令人瞩目的性能提升。在脑皮层重建这一典型任务中，芯片较先进GPU提速50至478倍。脑皮层重建是脑机接口技术中的关键环节，它要求系统根据脑电信号实时重建大脑皮层神经元的放电模式，从而解码大脑意图。传统GPU需要数秒才能完成的任务，这款芯片仅需数毫秒即可实现。
这意味着，脑机接口设备将有望从“准实时”进入“真正实时”的时代——用户的大脑指令与外部设备的响应之间，将不再存在可感知的延迟。这对于运动功能障碍患者控制假肢、重症肌无力患者与外界交流，以及未来人机交互方式的革新，都具有里程碑式的意义。
除脑机接口外，该芯片在类脑智能领域同样具有广阔的应用前景。研究人员指出，传统深度学习虽然在图像识别、自然语言处理等领域取得了巨大成功，但其计算能耗极高，对算力的依赖日益增长。神经动力学芯片以“低功耗、高速度、实时性强”为突出特点，有望成为下一代类脑计算系统的核心硬件基础，为智能机器人的自主决策、自动驾驶的快速响应、数字孪生的动态模拟等应用提供新的技术支撑。
里程碑与未来之路
《科学》杂志的审稿人评价这一成果为“神经动力学计算领域的重要里程碑”，认为它“首次在硬件层面实现了神经动力学的实时计算，为相关领域的工程化落地铺平了道路”。
杨玉超教授表示，团队将继续推进芯片的工艺优化与规模集成，计划在三年内实现十倍以上的性能提升，并加速推进芯片在脑机接口、神经科学基础研究、类脑计算等领域的实际应用。同时，研究团队也将积极推动相关技术的开源与标准化，促进学术界和产业界协同发展。
半个世纪的等待，终于在2025年的春天迎来了曙光。当神经动力学的实时计算之锁被这把“相变之钥”打开，一个计算与技术深度融合的新时代，正在加速向我们走来。