近日，一项来自国际研究团队的突破性成果引发科学界广泛关注：利用原子级薄材料（如石墨烯、二硫化钼等二维材料），研究人员成功将量子比特的物理尺寸缩小了数十倍，同时保持了量子相干性的稳定。这一进展被业界视为量子计算走向实用化道路上的重要里程碑，有望解决长期以来制约量子处理器规模扩展的核心难题——量子比特的“占位”过大问题。
量子比特的“身材困境”
传统超导量子比特虽然性能优越，但其物理尺寸通常在数百微米量级，一个量子比特就需要占据相当于一根头发丝宽度的空间。这意味着，即便采用最先进的微纳加工技术，要将量子比特数量提升到百万量级，芯片面积将超过一个手掌大小，这不仅带来巨大的制造难度，也会因信号串扰、散热不均等问题导致量子错误率急剧上升。
“量子计算要解决实际问题，需要成千上万个逻辑量子比特，但每个逻辑量子比特往往需要数十个物理量子比特进行纠错，”这项研究的共同作者、麻省理工学院量子工程中心的张教授解释，“如果物理量子比特本身无法做得更小，量子计算机就会变成一个庞然大物，无法实用化。”
二维材料的“降维打击”
研究团队将目光投向了原子级薄材料——厚度仅为单个原子或几个原子层的二维晶体。这类材料具有独特的电子性质：当材料厚度降至原子级别时，量子局限效应变得显著，电子被限制在二维平面内运动，从而形成强烈的量子约束。
实验使用二硫化钼（MoS₂）单层膜，在其上施加局域电场，形成直径仅约50纳米（约为人头发丝粗细的五百分之一）的“量子点”。每一个这样的量子点就是一个自旋量子比特，利用电子自旋的向上或向下状态代表0和1。与传统超导量子比特相比，该量子比特的占用面积缩小了约20倍。
更令人振奋的是，这种基于原子级薄材料的量子比特展现出优异的量子相干时间——在低温环境下，相干时间可以维持在毫秒级别，足以执行数千次量子门操作。论文第一作者、代尔夫特理工大学的李博士表示：“我们原以为缩小尺寸会导致量子比特更容易受噪声干扰，但二维材料的天然结构反而提供了一道‘防护墙’，将表面缺陷和环境扰动屏蔽在外。”
制造工艺与集成潜力
原子级薄材料的另一个巨大优势在于其与现有半导体制造工艺的兼容性。研究团队采用标准的电子束光刻和原子层沉积技术，即可在硅晶圆上批量制造量子比特阵列。这意味着，未来量子处理器可以直接在现有CMOS产线上进行生产，大幅降低制造成本。
“我们已经在同一片衬底上制备了100多个这样的量子比特，它们之间通过二维材料中的能带结构实现可控耦合，”张教授补充道，“这为实现量子逻辑门的规模化互联提供了现实基础。”
挑战与未来展望
尽管成果喜人，但研究人员也坦承，从实验室演示到实际商用仍有很长的路要走。当前二维材料量子比特需要在极低温（约50毫开尔文）下运行，而且单量子比特的保真度还有待提高——目前约为98%，而实用量子纠错通常要求99.9%以上。
此外，二维材料的大面积均匀性生长仍是一大技术瓶颈。研究人员正在探索多种新型二维材料组合，如六方氮化硼与石墨烯的异质结构，以期在室温或更高温度下实现稳定的量子相干。
“量子计算是一场马拉松，不是百米冲刺，”该研究团队所发表的论文在《自然·材料》上指出，“原子级薄材料已经为我们提供了缩小量子比特的关键工具，下一步就是集成、优化和规模化。”
业界分析认为，如果该技术能够持续取得突破，未来五年内有望看到基于二维材料的百比特级量子处理器原型芯片问世，从而为金融建模、药物分子模拟、加密安全等领域带来革命性变革。量子计算的“小型化时代”或许已经悄然开启。