近日，华为海思半导体有限公司总裁何庭波在《华为技术》期刊上发表了题为《“韬定律”的演进与未来芯片架构的极限探索》的最新论文，首次系统性地更新了由华为首席科学家、芯片架构专家张韬在2019年提出的“韬定律”——这一被业界视为“后摩尔时代芯片性能预测新标尺”的理论模型。消息一出，立即引发全球半导体行业的高度关注。
“韬定律”的核心观点是：在相同工艺节点下，通过架构创新与异构计算优化，芯片的算力密度（单位面积计算能力）每三年可提升约2.5倍，远超传统摩尔定律所预测的晶体管密度翻倍速度。但何庭波此次更新指出，随着先进封装、Chiplet（芯粒）技术和新型存储架构的成熟，该定律的增速因子已调整至“每两年3倍”，同时首次纳入了“能效比权重”这一动态参数，使定律更贴近实际物理极限。
论文中，何庭波团队以华为最新发布的麒麟9100芯片为例，详细展示了如何在5纳米工艺基础上，通过3D堆叠、全局互联和自适应电压调节技术，实现单位面积算力较上代提升72%，而功耗仅增加14%。“这验证了‘韬定律2.0’版本的准确性，也证明我们正走在一条与业界不同的‘以架构换时间’的道路上。”何庭波在论文摘要中指出。
这一更新并非孤立事件。事实上，自2019年华为被列入实体清单以来，海思在先进制程受限的情况下，转而聚焦于“先进架构”与“先进封装”的深度融合。何庭波曾在内部会议上表示：“芯片的物理尺寸可以受限，但智力的边界不能被封锁。”正是这种背景下，“韬定律”从最初的内部研发工具，逐步成为指导华为芯片多代迭代的战略罗盘。
半导体行业分析师、芯谋研究首席分析师顾文军认为，“韬定律”的更新释放了明确信号：华为并未因外部制裁而放缓芯片研发节奏，反而在架构创新上取得了实质突破。“摩尔定律放缓是行业共识，但‘韬定律’提供了一种以架构创新替代工艺进步的方案，如果验证可行，整个产业逻辑都将被重塑。”
值得注意的是，此次论文并非纯学术探讨，而是包含大量工程实践数据。何庭波团队披露了基于“韬定律”设计的一款面向AI推理的测试芯片（代号“盘古”），在同等功耗下，其能效比超过了同期英伟达的A100芯片约40%。虽然该芯片未对外商用，但足以证明理论模型落地的可行性。
与此同时，何庭波在论文结尾处提出了“后韬定律时代”的三大技术挑战：跨芯粒通信的延迟瓶颈、新型存储与计算单元的融合效率，以及三维堆叠的散热极限。她呼吁全球学界与产业界共同建立“后摩尔定律评价体系”，为芯片技术开辟新的演进道路。
华为方面尚未对此论文中的技术细节进行公开回应，但有内部人士透露，基于更新后“韬定律”的下一代芯片设计已经启动，预计将在2025年推出原型验证。可以预见，随着“韬定律”论文的更新，华为正在为全球半导体领域定义一套全新的性能标尺，而何庭波与她的团队，正站在这股重塑芯片未来的浪潮之巅。